Seite 4 von 5

Re: C3Synapse ist lieferbar... \o/

Verfasst: Mi 17. Okt 2012, 15:02
von PIC18F2550
Was für ein programierinterface benutzt Du (Eigenbau?)

Re: C3Synapse ist lieferbar... \o/

Verfasst: Mi 17. Okt 2012, 17:10
von PIC18F2550
Habe im net folgende Dinge gefunden.
Der Dateianhang cpld_jtag.png existiert nicht mehr.
cpld_jtag.png
cpld_jtag.png (4.67 KiB) 9194 mal betrachtet
damit dürfte das Thema Programmieradapter erledigt sein.

Jetzt suche ich nur noch ein Plan von einem Testbord.

Habe nir erstmal deine XILINX-ISE 8.2i gezogen 1,8Gb :shock: nicht gerade klein (damit wir eine gemeinsame Basis haben)

z.Z. Binn ich unterwegs und habe kein Windows on Bord.

Eigendlich sollte es ja auch was unter linux geben na mal sehen.

Da könnte ich ja meine GAL18V8 balt rausschmeißen. :LACHEN

Re: C3Synapse ist lieferbar... \o/

Verfasst: Mi 17. Okt 2012, 17:14
von PIC18F2550
Full Installer for Linux( TAR/GZ - 6.46 GB) :shock: :shock: :shock: oh je das arme Hotel. :LACHEN

Re: C3Synapse ist lieferbar... \o/

Verfasst: Mi 17. Okt 2012, 17:54
von unick59
:DAUMENHOCH minimalverstrickung von LPT noch XILINX nutze ich. ist ein vollkommen passives Kabel. nur Drähte. muss mal nach der Belegung schauen. Funzt ohne Probleme.
Mein Experimentierboard war weiter nichts als Fassung auf Uni-LP mit Spannungsversorgung, Wannensteckverbinder für ISP-Programmieranschluss und ringsrum die CPLD-Pins auf Steckerleiste geführt plus Logikprüfstift als Anzeige und kabelenden als H/L-Signalgeber. NAch ein paar einfachen Gatterspielereien bin ich dann gleich "scharf rangegangen".
Und wenn Du GALS programmiert hast, dann kannste schon die Hälfte von VHDL :KLATSCHEN
Ganz nett auch dieses Buch, sagt aber wenig zu VHDL: "DAS isp-Buch" von Andreas Heppner, Verlag Elektor.

Hab gesehen das XILINX jetzt schon bei ISE Nr. 14 angekommen ist. Da muss ich mal
auf einem Rechner ne neue Version ausprobieren.

Re: C3Synapse ist lieferbar... \o/

Verfasst: Mi 17. Okt 2012, 18:18
von PIC18F2550
Ist schon gute 10 Jahre her das ich was damit gemacht habe. :SCHRAUBEN

Mal sehen was noch da ist :BADEN

Re: C3Synapse ist lieferbar... \o/

Verfasst: Mi 17. Okt 2012, 19:29
von unick59
Das ist mein Programmierkabel:

http://www.zoobab.com/simple-jtag

Re: C3Synapse ist lieferbar... \o/

Verfasst: Mi 17. Okt 2012, 20:19
von PIC18F2550
Das ist wirklich sehr einfach na mal sehen.

Binn momentan weit weg von der nächsten einkaufmöglichkeit aber das Wochenende ist ja schon bald da.

Hab mal bei C reingeschaut da ist ja nichts da. Werd also am wochenende Bei Reicheld bestellen
(XC 95144XL TQ100 :: High-Performance CPLDs)
(628512-55 M :: IC SMD (R1LPO408CSP : Renesas))
ca. 30 EUR

Re: C3Synapse ist lieferbar... \o/

Verfasst: Do 18. Okt 2012, 17:54
von PIC18F2550
Hab mal kurz überschlagen. :twisted:
Für einen VGA-Chip breuchte ich ca 138 Zellen von 144 :shock:

Re: C3Synapse ist lieferbar... \o/

Verfasst: Do 18. Okt 2012, 18:39
von unick59
Hallo Pic,
also ich glaube die vga-mimik außerhalb propeller nachzumachen, egal wie, bringt nicht viel, insbesondere dann nicht, wenn der Bildwiederholspeicher in einem RAM ist, in dem auch gleichzeitig Programm oder sonstwas noch drinne laufen soll.
Du hast dann das feste Timing für VGA und kannst nur dann auf dem Speicher was anderes machen, solange nicht gerade halt VGA dranne ist da du ja nur einen Daten und Adressbus zum Speicher hast!
Da ist dann ne Idee in der Richtung einen "Propeller-VGA-SLave" mit den maximal zur Verfügung stehenden Bildspeicherkapazitäten zu nutzen auch nicht schlecht.
Aber sag mal Du kannst ja scheinbar löttechnologisch allerhand. TQ100 - das schaff ich nicht. Deshalb bin ich bei PLCC größenmäßig hängengeblieben.

Re: C3Synapse ist lieferbar... \o/

Verfasst: Do 18. Okt 2012, 19:13
von PIC18F2550
Nein VGA hatt 6x628512-55 M als 2 pro Farbe
und hängt direckt am CPLD (Daten und Adressen) hoffendlich reichen die Beine. :LACHEN

Der Pixeltakt beträgt genau 40Mhz / 8 = 5Mhz für Prop.

Der Adress/Datenbus soll 17Bit Breit sein (Beim Hive werden es nur 9 sein(VGA+TV))

Während der ausgabe der 8Pixel wird zwischen R/W-Prop(4-Takte) und R-CPLD(4-Takte) hin und her geschaldet(shared Memmory) :KLATSCHEN
Damit sollten die Zeiten Reichen ohne das CPLD und Prop ins gehege kommen. :mrgreen: :mrgreen: :mrgreen: