WAITPEQ zur syncronisation

[PIC18F2550]

Ich möchte wissen in welchen takt (1-6) die Flanke/Pegel zur weiteren Abarbeitung des Codes liegt.
Am liebsten währe mir der 1.

[kuroneko]

Code: Alles auswählen

    * waitpxx/waitcnt structure IdSDwm.R
      - w is the stage that is propagating the condition
      - m is the earliest match point that the WAIT circuit can test
      - afterwards (after the match), the ALU and the rest of the chip wakes up and performs, followed by R

Bevor Du da aber voll einsteigst, schau mal hier rein http://forums.parallax.com/discussion/1 ... ronisation.

[PIC18F2550]

Ok das wird so anscheinend nichts wie ich mir das Vorgestellt habe.
Wenn nach einer Fallenden Signalflange (WAITPEQ ) unterschiedliche Zeiten bei einer nachfolgenen Ausgabe entstehen.
"COG-Syncronisation" Nur die Zugriffe auf den HUB-Ram und HUB-Operationen würden diese stören.


Anderes Thema
Wie groß ist die Abweichung zwischen zwei WAITCNT bei mehreren Versuchen mit gleichem Code und Zeifaktor?
Theoretisch 0

[kuroneko]

Wie groß ist die Abweichung zwischen zwei WAITCNT bei mehreren Versuchen mit gleichem Code und Zeifaktor?
Theoretisch 0

waitcnt hat meines Wissens keine Probleme. Wenn die cogs erstmal synchronisiert sind, dann bleiben sie es auch (es sei denn man bringt sie un/absichtlich aus dem Tritt).

[PIC18F2550]

Ok.

das würde also nur Passieren wenn mehr Takte vom code benötigt werden als cnt bereit stellt.

[kuroneko]

Ist halt wie immer, wenn Du das target mal verpasst, dann musst Du einen vollen Umlauf abwarten. Kriegt man aber recht schnell mit :) Wenn also der Code nicht passt dann musst Du Dir halt was anderes überlegen.

[PIC18F2550]

Ich rechne immer die maximalen Takte zusammen und da nochmal 4 drauf das sollte reichen.