Seite 1 von 1

Propeller II

Verfasst: Fr 22. Okt 2010, 22:55
von drohne235
Es wird sicher noch einige Zeit dauern bis der Chip erscheint, aber Parallax hat heute eine erste Feature-Liste veröffentlicht. Einige Sachen klingen wieder extrem unkonventionell, wie die I/O-Konventionen:

Jeder Pin kann entweder
  • ADC-Eingang,
  • DAC-Ausgang
  • Normal oder invertierter Ausgang,
  • Differential I/O, (Wie ist das gemeint?)
  • Komperator oder
  • Schmitt-Trigger sein.
Na da wird nicht gekleckert! :) Pro Cog zwei Counter, aber nun mit zwei Waveform-Generatoren. Hardware Multiplikation/Division, neben VGA + Video nun auch HD bis 1080p (bei 30Hz?), externes RAM-Interface (nur Daten, kein Code) usw. - und das alles bei 160 MHz.

Einziger Wehrmutstropfen: 128Pin-SMD-Gehäuse - über die genaue Bauform wird noch nichts geschrieben.

Re: Propeller II

Verfasst: Sa 23. Okt 2010, 08:22
von yeti
drohne235 hat geschrieben:Es wird sicher noch einige Zeit dauern bis der Chip erscheint
Hoffentlich!
Ich bin garnicht scharf drauf!
Hat Zeit bis nach dem Ende des aktuellen Zyklus ... 22.12.2012 ist früh genug ... vielleicht geht ja noch rechtzeitig vorher die Welt unter ... :twisted:
drohne235 hat geschrieben:Differential I/O, (Wie ist das gemeint?)
http://en.wikipedia.org/wiki/Differential_signaling

Re: Propeller II

Verfasst: Sa 23. Okt 2010, 10:20
von drohne235
yeti hat geschrieben:
drohne235 hat geschrieben:Es wird sicher noch einige Zeit dauern bis der Chip erscheint
Hoffentlich!
Ich bin garnicht scharf drauf!
Hat Zeit bis nach dem Ende des aktuellen Zyklus ... 22.12.2012 ist früh genug ... vielleicht geht ja noch rechtzeitig vorher die Welt unter ... :twisted:
Ich hab es da auch nicht eilig, zumal ich zumindest für einen Hive II SMD echt als gravierenden Nachteil empfinde. Schon das aktuelle Board haben viele nur ins Auge gefasst, weil es halt keine SMD-Bauteile verwendet.
drohne235 hat geschrieben:Differential I/O, (Wie ist das gemeint?)
http://en.wikipedia.org/wiki/Differential_signaling
Genau so kenne ich das. Die Frage ist nur: verwendet ein solcher differentieller I/O dann zwei native I/O-Ports des Chips? Scheint so.